Speichermodul

Ein Speichermodul oder Speicherriegel ist eine kleine Leiterplatte, auf der mehrere Speicherbausteine (Dynamisches RAM in Form von integrierten Schaltkreisen) aufgelötet sind. Speichermodule bilden oder erweitern den Arbeitsspeicher elektronischer Geräte wie Computer oder Drucker und werden dort in speziell dafür vorgesehene Steckplätze gesteckt.

Bauformen

Nach Bauform und Architektur wird unterschieden in:

Single Inline Memory Modul (SIMM), bestückt mit:
- Fast Page Mode DRAM (Fast Page Mode DRAM|FPM)
- Extended Data Output RAM (EDO)
- PS/2-SIMM
Dual In-line Memory Module (DIMM), bestückt mit:
- Synchronous Dynamic Random Access Memory (SDRAM)
- Double Data Rate (DDR-SDRAM)
- Double Data Rate 2 (DDR2-SDRAM)
- Double Data Rate 3 (DDR3-SDRAM)
- Small Outline Dual In-line Memory Module (SO-DIMM)
- Micro Dual-Inline Memory Module (Micro-DIMM)
Rambus In-Line Memory Modul (RIMM), bestückt mit:
- Small Outline RIMM (SO-RIMM)

SIMM-Seichermodule können „unbuffered“ oder „buffered“ sein, letzteres ist die performancestärkere Ausführung.

DIMM-Speichermodule konnen „unregistred“ oder "Registered-Modul" sein, letzteres ist die performancestärkere Ausführung.

In der Entwicklung befinden sich zur Zeit (Stand: Okt. 2005) sogenannte Fully Buffered DIMM (FB-DIMM)

Registered-Modul und FB-DIMM sind insbesondere für Serveranwendungen sinnvoll.

Speichermedium | Digitaltechnik

Parameter eines Speichers

Kapazität (Größe)

Die Größe eines Speichermodul ergibt sich aus der Größe der meist gleichartigen Speicherbausteine. Anhand der Anzahl und Organisation dieser Bausteine kann man die Größe eines Speichermoduls berechnen.

Als Beispiel sei hier ein Speichermodul genannt, das aus 16 Chips des Typs GM72V16821CT10K besteht. Aus dem Datenblatt erfährt man, daß dieser Chip in 2 Bänken mit je 524288 Wörtern a 16 Bit organisiert ist. Dies ergibt 16MBit bzw. 2MiB pro Baustein (2*524288*16 Bit = 16777213 Bit = 16MBit). Mit 16 dieser Chips ergibt sich eine Gesamtgröße des Speichermoduls von 32 MiB.

Manche Speichermodule besitzen ein oder zwei zusätzliche Chips (gleichen oder anderen Typs), die für Fehlerkorrektur- bzw. Paritätsfunktionen zuständig sind.

Die interne Organisation der Speicherbausteine in Verbindung mit der Zusammenschaltung dieser Chips auf dem Modul ist auch dafür verantwortlich, daß ältere Computer trotz entsprechender Angabe nur die Hälfte oder gar 1/4 der Größe eines Speichermoduls erkennen. (siehe dazu Single-Sided/Double-Sided)

Timing

Es existiert ein Vielzahl von Parametern, welche das Zeitverhalten des Speichers steuern. Standardmäßig ist im Speicherriegel ein vom Hersteller eingestelltes Zeitverhalten eingetragenBei modernen Bauformen befindet sich dazu ein EEPROM auf dem Riegel, das vom BIOS ausgelesen werden kann und so für eine korrekte Konfiguration sorgt. . Durch sogenanntes Tuning durch den Nutzer wird oft versucht, dieses Zeitverhalten zu optimieren, was oftmals zu Systemabstürzen führen kann.

Die Grundlagen zur Adressierung von Daten im Speicher durch die Parameter RAS und CAS werden in Halbleiterspeicher#Adressierung beschrieben.
Die speziellen Eigenschaften der verwendeten Speicherchips werden im Artikel Dynamisches RAM beschrieben.

bgcolor="#FFFFFF"	Speicher wird in der Regel mit den folgenden Parametern verkauft:				bgcolor="#FFFFFF"	Größe	Typ	Takt	Timing	bgcolor="#FFFFFF"	1024 MB	DDR	400	2CL - 3 - 3 - 3

Im obigen Beispiel wird ausgedrückt, dass der Speicher eine Größe von 1024 Megabytes hat, der Typ DDR-RAM ist, einen Speichertakt von 400 Mhz besitzt und ein Timing mit folgenden Parametern hat:

CAS Latency $t_{CL}$
RAS to CAS $t_{RCD}$
RAS Precharge $t_{RP}$
Active to Precharge $t_{RAS}$

Wichtige Parameter zum Zeitverhalten des Speichers sind:

Cycle Length (CL) - Spaltenoperationen

Die Cycle Length oder CAS Latency (ausführlich: Column Adress Select Latency Time) ist ein Maß für die Dauer, bis die entsprechende Spalte adressiert wurde und an den entsprechenden Chip-Kontakten erscheint. Normale Werte sind 2 bis 6 Taktzyklen (10 bis 30 ns).

RAS-to-CAS-Delay - Zeilenoperationen

( $t_{RCD}$ )

Wie bereits oben erkärt, wird bei einer Leseoperation im Speicher immer zuerst eine vollständige Zeile ausgelesen (RAS), bevor der exakte Spaltenwert (CAS) innerhalb dieser Zeile bestimmt wird. Die Dauer bis die Daten bereitstehen heißt RAS-to-CAS-Delay. Allgemein ausgedrückt, beschreibt dieser Parameter die Zeit bis eine Zeile im Speicher zur Verfügung steht. Normale Werte sind 2 oder 3 Taktzyklen.

RAS Active Time ( $t_{RAS}$ ) und RAS Precharge Time ( $t_{RP}$ )

Befindet sich der nächste auszulesende Datensatz in der gleichen Zeile wie das zuvor gelesene hat man einen "Page Hit" und bewirkt, dass das Einlesen einer neuen Zeile (RAS-to-CAS-Delay ( $t_{RCD}$ ) entfällt. Es kann sogleich wieder der Inhalt der Zelle ausgelesen werden, so dass nur die Zeit der CAS Latency benötigt wird. Nur bei aufeinanderfolgenden Page Hits kann der Speicher seinen optimalen Datendurchsatz erreichen.

Befindet sich der nächste benötigte Datensatz nicht in derselben Zeile, so muss die Zeile natürlich wieder neu eingelesen werden. Dies wird als "Page Miss" bezeichnet. Bevor jedoch eine neue Zeile ausgelesen werden kann, muss die aktuelle Zeile zurückgeschrieben und damit deaktiviert werden. Dieser Rückschreibeprozess wird als

RAS Active Time

( $t_{RAS}$ ) bezeichnet. Nach dieser Zeit muss wiederum eine erhöhte Spannung angelegt werden, was als

RAS-Precharge-Time

( $t_{RP}$ ) bezeichnet wird.

RAS Cycle Time $t_{RC}$

Ein weiterer wichtiger Parameter beim Speicher ist die sogenannte RAS Cycle Time auch als

t_{RC}

bezeichnet. Dieser beschreibt die Wartezeit, nach der sich die Speicherzelle nach einem ersten Zugriff erneut lesen oder beschreiben lässt. Dieser Parameter ist i.d.R. recht hoch mindestens 5 Taktzyklen (5T). Es gibt verschiedene Probleme, weshalb die die RAS Cyle Time nicht mit jeder Chipgeneration kleiner werden. Dazu gehören beispielsweise:

Länge der Leitung zu den einzelnen Chips des Speichers (s.u.). Je Länger die Datenleitung und je mehr Chips insgesamt angeschlossen sind, desto langsamer läuft der Speicherchip.
Steigender Energiebedarf und Abwärmeproduktion.

RAS Active Time (t_RAS) und RAS Precharge Time (t_RP) welche als $t_{RC}$ zusammengefasst werden.

EEPROMs auf Speicherriegeln

Fehlererkennung (ECC)

Zur Erkennung von Hauptspeicherfehlern gibt es mehrere Verfahren. Eines dieser Verfahren stammt vom US-Mathematiker Richard W. Hamming, welches in ECC-Speicher zum Einsatz kommt. Der Error Correction Code (ECC) ist eine Art Hashwert über die 64 Bits jeder Speicherzeile. Diese redundanten Informationen werden vom Speichercontroller berechnet und in 8 weiteren Bits abgelegt (bei 32 Bit Speicherzellen sind es 7 weitere Bits), weshalb ECC-Speicher 72-Bit pro Zelle hat.

ECC kann 1- und 2-Bit Fehler erkennen sowie 1-Bit Fehler korrigieren. Multibitfehler können jedoch unbemerkt bleiben. ECC-Speicher kommt bei Desktop-PCs kaum zum Einsatz.

Weitere Techniken zur Fehlererkennung sind unter den Namen Chipkill, Active Memory, Memory Resiliency oder Memory RAID bekannt.

Siehe auch

Steckmodul (Cartridge)

Ausführung / Technologie

Single-Sided/Double-Sided, Registered-Modul

Anderes

Front Side Bus

Gourt Home::Gourt :: Speichermodul